Reeracoen Taiwan Co.,Ltd.
【遠端】Senior IP Logic Design－馬來西亞IC設計企業
Job Description
工作内容
【職務說明】
此職位擔任 資深 IP 邏輯設計工程師。
工程師將負責邏輯設計與實作、微架構定義、RTL 編碼、IP 版本發佈、高速時序收斂，以及與跨部門團隊合作以確保專案符合規格要求。
工作內容亦包含透過 black box 與 white box 驗證、FPV 驗證、功能驗證及 emulation 等方式進行功能驗證。
【工作內容】
• IP 設計職責
・定義並設計 Unit Level / Layer Level 的 IP 設計，確保在先進製程節點下可達成高頻率需求並完成 timing convergence。
・撰寫測試計畫（test plan）以完整覆蓋設計需求。
• IP 品質職責
・能夠執行設計驗證流程，例如 FPV、Lintra、CDC 等工具。
• IP Release
・依據專案分配負責 IP 版本發佈並提供給客戶。
應徵條件
應徵條件
【必須條件】
・英語：初級商業程度準（TOEIC約600分以上）
・電機工程、電子工程、電腦工程或相關科系畢業
・5年以上半導體產業經驗，高速數位邏輯設計經驗。
・具備邏輯設計與 RTL Coding 能力，熟悉 Verilog 或 SystemVerilog。
・具備在不同製程節點進行高速 timing convergence 的經驗。
・理解電腦架構、記憶體資料傳輸（memory traffic）、IO 控制器，例如 PCIe 或 UCIe。
・能操作多種 IP 設計相關工具，例如 CDC、Lintra、FEV 等。
【期望人物形象】
・獨立負責完整驗證專案、分析解決問題能力
・具備良好的團隊合作、溝通能力與跨部門協作能力
英文
B/初級商業程度
其他語言
-
其他資訊